Laporan Akhir 3
LAPORAN AKHIR 3
PERCOBAAN 3
1. Jurnal [kembali]
2. Alat dan Bahan[kembali]
- Saat pratikum:
- Pada Proteus:
3. Rangkaian Simulasi [kembali]
Rangkaian ini adalah rangkaian shift register 4-bit berbasis IC 74HC194, yang mendukung berbagai mode operasi seperti Parallel Load (PIPO), Serial In Serial Out (SISO), Serial In Parallel Out (SIPO), dan Parallel In Serial Out (PISO). Saklar-saklar D0 hingga D3 digunakan untuk memasukkan data paralel ke input register, sedangkan saklar SR dan SL digunakan untuk memasukkan data serial dari kanan atau kiri. Mode operasi ditentukan oleh kombinasi sinyal pada pin S0 dan S1, misalnya S1=1, S0=0 untuk shift right, S1=0, S0=1 untuk shift left, dan S1=S0=1 untuk parallel load.
Saat clock (CLK) diberi pulsa, data akan bergeser sesuai mode yang dipilih. Jika mode parallel load aktif, maka data dari D0–D3 langsung dimasukkan ke output Q0–Q3. Bila mode shift digunakan, data akan bergeser satu bit ke arah kanan atau kiri setiap kali clock aktif, dan data baru masuk dari input SR atau SL tergantung arah pergeseran. Tombol MR (master reset) digunakan untuk menghapus seluruh data (Q0–Q3 menjadi 0) secara langsung tanpa menunggu clock. Output dari register (Q0–Q3) akan menunjukkan isi register yang berubah sesuai dengan kontrol dan pulsa clock yang diberikan.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
Percobaan 1: Asynchronous Binary
Counter
- Analisa
perbedaan hasil jurnal dan percobaan dari dua IC yang digunakan (div 16
dan div 10)
Hasil percobaan menunjukkan bahwa IC pembagi 16 (7493) menghasilkan keluaran yang lebih stabil dibanding IC pembagi 10 (74LS90) karena karakteristik rangkaiannya berbeda, sehingga frekuensi keluaran tidak sepenuhnya sama dengan teori di jurnal. - Analisa
perbedaan hasil jurnal percobaan 1a dan 1b (IC 74LS90 dan 7493)
Pada percobaan 1a, sumber clock langsung diberikan ke pin clock A, sedangkan pada 1b clock dibagi dengan menghubungkan output tertentu ke input clock lain. Akibatnya, pada 1b terlihat perbedaan timing dan urutan keluaran dibandingkan teori.
Percobaan 2: Synchronous Binary
Counter
- Analisa
perbedaan hasil jurnal dan percobaan dari dua IC yang digunakan (div 16
dan div 10)
IC synchronous lebih akurat dibanding asynchronous, tetapi tetap muncul perbedaan kecil pada percobaan akibat delay propagasi antar flip-flop sehingga frekuensi tidak persis sama dengan jurnal. - Analisa
perbedaan hasil jurnal percobaan 2a dan 2b
Pada 2a, clock diberikan langsung sehingga keluaran sesuai pola standar counter. Sedangkan pada 2b, clock melewati dua gerbang NOR dari saklar input B1 dan B2, sehingga terdapat perbedaan respon dan sedikit keterlambatan dibanding jurnal.
Percobaan 3: Shift Register (Serial/Paralel,
4 Bit)
- Analisa
bagaimana data serial dapat dikirimkan dan dikeluarkan
Data serial masuk bit per bit mengikuti pulsa clock (falling edge), kemudian bergeser di dalam register sebelum muncul sebagai output serial. - Analisa
bagaimana data paralel dapat dikirimkan dan dikeluarkan
Data paralel dimasukkan secara bersamaan ke semua input, lalu dapat langsung dibaca secara paralel atau diubah jadi output serial lewat shift register. - Bandingkan
keempat mode (SISO, SIPO, PISO, PIPO) berdasarkan cara input, cara output,
kebutuhan clock, serta kegunaan praktisnya
- SISO:
Input serial → output serial, butuh banyak clock, dipakai di komunikasi
sederhana.
- SIPO:
Input serial → output paralel, ubah data serial jadi paralel, cocok untuk
antarmuka perangkat.
- PISO:
Input paralel → output serial, sekali input lalu dikirim per bit,
digunakan untuk transmisi data.
- PIPO:
Input paralel → output paralel, cepat tanpa banyak clock, cocok untuk
penyimpanan sementara.
7. Link Download [kembali]
- Rangkaian Proteus [Download]
- Video Percobaan 3 [Download]
- Datasheet IC 74HC194 [Download]
Comments
Post a Comment